6 JUN 2005

REC'D 13 JAN 2005

PCT

特許協力条約

PCT

国際予備審査報告

WIPO

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

田(随 女)子(本)				
出願人又は代理人 の書類記号 NEC03P134	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。			
国際出願番号 PCT/JP03/15523	国際出願日 (日.月.年) 04.12.2003 優先日 (日.月.年) 06.12.2002			
国際特許分類 (IPC) Int. Cl ⁷	H03B7/14 H03H11/10 H03H11/52			
出願人 (氏名又は名称) 日本電気株式会社	·			
1. 国際予備審査機関が作成したこの国	際予備審査報告を法施行規則第57条(PCT36条)の規定に従い送付する。			
2. この国際予備審査報告は、この表紙を含めて全部で3 ページからなる。				
区 この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照) この附属書類は、全部で ページである。				
3. この国際予備審査報告は、次の内容				
I X 国際予備審査報告の基礎				
Ⅱ 優先権	•			
Ⅲ				
IV 発明の単一性の欠如				
V X PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性によいての見知。				
の文献及び説明 VI	・ 一			
VII 国際出願の不備				
Ⅷ ■際出願に対する意見				
· .				
国際予備審査の間求告を受理した日 04.12.2003	国際予備審査報告を作成した日 20.12.2004			
名称及びあて先 日本国特許庁 (IPEA/JP)	特許庁審査官(権限のある職員) 5W 8628			
郵便番号100-8915 東京都千代田区商が期三丁目4番3	高木 進 印			


電話番号 03-3581-1101 内線

3574



国際出願番号 PCT/IP03/15523

I. 国際予備審査報告の基礎	
1. この国際予備審査報告は下記の出願書類に基づいて作成さ 応答するために提出された差し替え用紙は、この報告書に PCT規則70.16,70.17)	された。(法第6条(PCT14条)の規定に基づく命令に こおいて「出願時」とし、本報告書には添付しない。
出願時の国際出願書類	
区 明細書 第 1-14 ページ、 明細書 第 ページ、 明細書 第 ページ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの
× 請求の範囲 第 <u>2,3,5,6,14,15,18-24</u> 項、 請求の範囲 第 <u>項、</u>	出願時に提出されたもの PCT19条の規定に基づき補正されたもの
請求の範囲 第 項、 請求の範囲 第 1,4,9-13,16,17 項、	国際予備審査の請求書と共に提出されたもの 31.5.2004 付の書簡と共に提出されたもの
※ 図面 第 1-21 ページ/図、 図面 第 ページ/図、 図面 第 ページ/図、	国際予備審査の請求事と共に提出されたもの
明細書の配列表の部分 第 ページ、明細書の配列表の部分 第 ページ、明細書の配列表の部分 第 ページ、明細書の配列表の部分 第 ページ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの
2. 上記の出願書類の言語は、下記に示す場合を除くほか、こ	の国際出願の官語である。
上記の書類は、下記の言語である 語である 語である 国際調査のために提出されたPCT規則23.1(b)にい PCT規則48.3(b)にいう国際公開の言語 国際予備密査のために提出されたPCで規則55.0たり	う翻訳文の言語
国際予備審査のために提出されたPCT規則55.2また3. この国際出願は、ヌクレオチド又はアミノ酸配列を含んで	•
□ この国際出願に含まれる書面による配列表	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
□ この国際出願と共に提出された磁気ディスクによる配	
□ 出願後に、この国際予備審査(または調査)機関に提	出された書面による配列表
上」 出願後に、この国際予備審査(または調査)機関に提	出された磁気ディスクによる配列裏
	国際出願の開示の範囲を超える事項を含まない旨の陳述
□ 書面による配列表に記載した配列と磁気ディスクによがあった。	る配列表に記録した配列が同一である旨の陳述書の提出
4. 補正により、下記の哲類が削除された。 □ 明細告 第ページ 図 請求の範囲 第 7,8	· ·
. 図面 図面の第 ペーシ	· ² /図
5. □ この国際予備審査報告は、補充欄に示したように、補正がれるので、その補正がされなかったものとして作成した。 記1. における判断の際に考慮しなければならず、本報告	(PCT期間70.9/s) との始ままみょが、**** m^**、
•	
•	,



国際出願番号 PCT/JP03/15523

V.	新規性、進歩性又は産業上の利用可 文献及び説明	能性についての法第12条(PCT35条(2))に定める見解、それを裏付け	 ナる
1.	見解		
	新規性(N)	請求の範囲 <u>1-6,9-24</u> 請求の範囲 無無	
	進歩性(IS)	請求の範囲 <u>1-6, 10-13, 16, 17, 19-23</u> 有 請求の範囲 <u>9, 14, 15, 18, 24</u> 無	
	産業上の利用可能性 (IA)	請求の範囲 1-6,9-24 有 請求の範囲 無	

2. 文献及び説明 (PCT規則70.7)

文献2: JP 2000-228602 A (日本電装株式会社)

文献 2・JF 2000-228002 A (日本電表体式云位) 2000.08.15 段落【0007】-【0025】第1-4図 文献 3:JP 11-274853 A (株式会社東芝) 1999.10.8 段落【0030】-【0041】第4-6図 文献 4:JP 8-78950 A (株式会社テラテック) 1996.03.22 段落【0006】-【0037】第1図

請求の範囲9,14,15,18,24に係る発明は、文献2の【0007】-【0041】第1-4図に記載された複数のマイクロストリップラインからなる共振 線路を、3つの端子それぞれに分布定数線路が接続されたトランジスタを有する負性 抵抗回路も周知の負性抵抗回路(例えば、文献3又は文献4を参照)に用いることは、当業者にとって容易である。また、所望の周波数の分布定数線路の長さと波長とを限定することによる臨界値的な効果も認められない。

請求の範囲

1. (補正後) 3つの端子それぞれに分布定数線路が接続されたトランジスタを有する負性抵抗回路において、

前記負性抵抗回路の出力端子と接地電位間に接続される、負性抵抗値を調整するためのインダクタンス素子を備え、

前記トランジスタの3つの端子のうちの少なくともいずれか一つに複数の分布定数 線路が並列に接続されたことを特徴とする負性抵抗回路。

2. 前記インダクタンス素子は、

信号導体と接地電位間を接続する、所望の周波数の1/4波長よりも短い分布定数 線路である請求項1記載の負性抵抗回路。

3. 前記分布定数線路は、

信号導体と該信号導体を所定の隙間を有して挟むように配置される接地導体とから成るコプレーナ型であり、

前記インダクタンス素子は、

前記隙間の一方のみを横切って前記信号導体と前記接地導体とを接続する導体片で ある請求項1記載の負性抵抗回路。

4. (補正後) 3つの端子それぞれに分布定数線路が接続されたトランジスタを有する負性抵抗回路において、

前記負性抵抗回路の出力端子と接地電位間に接続される、負性抵抗値を調整するためのキャパシタンス素子を備え、

前記トランジスタの3つの端子のうちの少なくともいずれか一つに複数の分布定数 線路が並列に接続されたことを特徴とする負性抵抗回路。

5. 前記キャパシタンス素子は、

信号導体から分岐され、先端が開放された、所望の周波数の1/4波長よりも短い 分布定数線路である請求項4記載の負性抵抗回路。

6. 前記分布定数線路は、

信号導体と該信号導体を所定の隙間を有して挟むように配置される接地導体とから成るコプレーナ型であり、

前記キャパシタンス素子は、

前記信号導体から分岐され、先端が開放された導体片である請求項4記載の負性抵 抗回路。

- 7. (削除)
- 8. (削除)
- 9. (補正後) 3つの端子それぞれに分布定数線路が接続されたトランジスタを有する負性抵抗回路において、

前記トランジスタの3つの端子のうちの少なくともいずれか一つに複数の分布定数 線路が並列に接続されたことを特徴とする負性抵抗回路。

10. (補正後) 前記並列に接続される複数の分布定数線路のうちの一つは、

所望の周波数の1/4波長より長く1/2波長より短い、先端が接地電位に短絡された分布定数線路である請求項1記載の負性抵抗回路。

11. (補正後) 前記並列に接続される複数の分布定数線路のうちの一つは、所望の 周波数の1/4波長よりも短く、先端が開放された分布定数線路であり、

他は先端が接地電位に短絡された分布定数線路である請求項1記載の負性抵抗回路。

12. (補正後) 前記並列に接続される複数の分布定数線路のうちの一つは、

所望の周波数の1/4波長より長く1/2波長より短い、先端が接地電位に短絡された分布定数線路である請求項4記載の負性抵抗回路。

13. (補正後) 前記並列に接続される複数の分布定数線路のうちの一つは、所望の 周波数の1/4波長よりも短く、先端が開放された分布定数線路であり、

他は先端が接地電位に短絡された分布定数線路である請求項4記載の負性抵抗回路。

14. 前記並列に接続される複数の分布定数線路のうちの一つは、

所望の周波数の1/4波長より長く1/2波長より短い、先端が接地電位に短絡された分布定数線路である請求項9記載の負性抵抗回路。

15. 前記並列に接続される複数の分布定数線路のうちの一つは、所望の周波数の1 /4波長よりも短く、先端が開放された分布定数線路であり、

他は先端が接地電位に短絡された分布定数線路である請求項9記載の負性抵抗回路。

16. (補正後) 前記トランジスタは、電界効果トランジスタであり、

前記複数の分布定数線路が並列に接続される前記端子は、前記電界効果トランジス タのソースである請求項1記載の負性抵抗回路。 17. (補正後) 前記トランジスタは電界効果トランジスタであり、

前記複数の分布定数線路が並列に接続される前記端子は、前記電界効果トランジスタのソースである請求項4記載の負性抵抗回路。

18. 前記トランジスタは電界効果トランジスタであり、

前記複数の分布定数線路が並列に接続される前記端子は、前記電界効果トランジスタのソースである請求項9記載の負性抵抗回路。

19. 前記負性抵抗回路の出力端子は、

前記電界効果トランジスタのゲートに接続された分布定数線路を介して設けられ、前記ゲートに所定の直流電圧を供給するためのバイアス電源と、

前記バイアス電源と前記ゲートに接続された分布定数線路間に接続される抵抗器と、 を有する請求項16記載の負性抵抗回路。

20. 前記負性抵抗回路の出力端子は、

前記電界効果トランジスタのゲートに接続された分布定数線路を介して設けられ、前記ゲートに所定の直流電圧を供給するためのバイアス電源と、

前記バイアス電源と前記ゲートに接続された分布定数線路間に接続される抵抗器と、 を有する請求項17記載の負性抵抗回路。

21. 前記負性抵抗回路の出力端子は、

前記電界効果トランジスタのゲートに接続された分布定数線路を介して設けられ、 前記ゲートに所定の直流電圧を供給するためのバイアス電源と、

前記バイアス電源と前記ゲートに接続された分布定数線路間に接続される抵抗器と、 を有する請求項18記載の負性抵抗回路。

22. 請求項1記載の負性抵抗回路と、

前記負性抵抗回路と直列に接続される共振器と、 を有するアクティブフィルタ。

23. 請求項4記載の負性抵抗回路と、

前記負性抵抗回路と直列に接続される共振器と、

を有するアクティブフィルタ。

24. 請求項9記載の負性抵抗回路と、